EPM5032JC25 vs EPM5032JC তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5032JC25 নির্দিষ্ট Altera ও EPM5032JC নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5032JC25 | EPM5032JC |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 EPLD |
| Device | EPM5032 | — |
| Logic Elements | 32 macrocells | — |
| Propagation Delay (tPD) | 25 ns | [DATA_NEEDED: specific speed grade value] |
| Maximum Internal Frequency | 62.5 MHz | — |
| Product Terms | 320 | — |
| Flip-Flops | 32 | — |
| Dedicated Inputs | 7 | — |
| Bidirectional I/O Pins | 16 | — |
| Total Inputs to Array | 24 | — |
| আউটপুটের সংখ্যা | 16 | — |
| Architecture | PAL-type macrocells with global Programmable Interconnect Array (PIA) | — |
| Technology | CMOS EPROM, UV-erasable (windowed) / OTP | — |
| সাপ্লাই ভোল্টেজ | 5 V (TTL-level I/O) | — |
| প্যাকেজ | 28-pin PLCC (JC) | PLCC-44 |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount (J-lead) |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | unknown |
| Macrocells | — | 32 |
| Logic Gates | — | 600 usable gates |
| Maximum I/O Pins | — | 40 |
| Supply Voltage (VCC) | — | 5 V |
| Input Type | — | TTL-compatible |
| আউটপুট টাইপ | — | TTL/CMOS-compatible |
| অপারেটিং তাপমাত্রা | — | 0C to +70C (commercial) |
| Programmability | — | UV-erasable (windowed ceramic) / OTP variants |
| Design Software | — | MAX+PLUS II / Quartus legacy |
| JEDEC Standard | — | JEDEC PLCC-44 footprint |
| Lead-Free | — | unknown |