EPM5064JC-2 vs EPM5064JC-1 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5064JC-2 নির্দিষ্ট Altera ও EPM5064JC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5064JC-2 EPM5064JC-1
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete NRND
Family MAX 5000 MAX 5000
Macrocells 64 —
Logic Array Blocks (LABs) 4 —
Propagation Delay (tPD) 45 ns —
Maximum Clock Frequency (fMAX) 50 MHz —
Usable Gates 1250 1250 (typical)
Dedicated Inputs 7 [DATA_NEEDED: dedicated input count]
I/O Pins 28 —
Interconnect Programmable Interconnect Array (PIA) —
Technology CMOS, UV-erasable EPROM —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 5 V nominal (4.75 V – 5.25 V)
Programming Method UV-erase + EPROM programmer (not ISP) Altera Logic Programmer + MasterBlaster/ByteBlasterMV
প্যাকেজ 28-pin CLCC (J-lead, ceramic, windowed) 44-pin PLCC (J-lead, windowed ceramic)
অপারেটিং তাপমাত্রা [DATA_NEEDED: commercial or industrial grade] 0 °C to +70 °C (commercial, -JC suffix)
Compliance RoHS status unknown (ceramic/J-lead windowed part, legacy product) —
Device Type — EPLD (Erasable Programmable Logic Device)
Macro Cells — 64
Logic Elements — 128 (Logic Array Blocks)
Maximum Operating Frequency — 33.3 MHz (fCNT)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD typical/max in ns]
Process Technology — 0.8 µm CMOS
Programmable Pins — 36 (typical I/O, 44-pin PLCC)
মাউন্টিং টাইপ — Surface Mount (PLCC socket recommended)
Erasure Method — UV-erasable through quartz window
JTAG Boundary Scan — Not supported (classic MAX architecture)
RoHS স্ট্যাটাস — Non-compliant (windowed ceramic, contains Pb in glass frit)
Military/Avionics SMD — 5962-01-417-3750 (QML variant: EPM5064JM/883)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট