EPM5064JI-1 vs EPM5064JC-1 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5064JI-1 নির্দিষ্ট Intel ও EPM5064JC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5064JI-1 EPM5064JC-1
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND NRND
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Macrocells 64 —
User I/O Pins [DATA_NEEDED: user I/O count from datasheet] —
প্যাকেজ 68-pin PLCC (windowed ceramic) 44-pin PLCC (J-lead, windowed ceramic)
Logic Elements [DATA_NEEDED: total logic elements] 128 (Logic Array Blocks)
Propagation Delay (tPD) [DATA_NEEDED: combinational tPD from datasheet] —
সাপ্লাই ভোল্টেজ 5 V —
অপারেটিং তাপমাত্রা [DATA_NEEDED: commercial vs industrial grade temp range] 0 °C to +70 °C (commercial, -JC suffix)
Process Technology CMOS, UV-erasable 0.8 µm CMOS
Speed Grade JI-1 (commercial, -10/-12/-15 family) —
Programmability UV-erasable (windowed package) —
Data Retention 25 years (per MAX 5000 datasheet) —
মাউন্টিং টাইপ Surface Mount Surface Mount (PLCC socket recommended)
RoHS স্ট্যাটাস [DATA_NEEDED: not stated in provided data] Non-compliant (windowed ceramic, contains Pb in glass frit)
Macro Cells — 64
Usable Gates — 1250 (typical)
Maximum Operating Frequency — 33.3 MHz (fCNT)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD typical/max in ns]
Supply Voltage (VCC) — 5 V nominal (4.75 V – 5.25 V)
Programmable Pins — 36 (typical I/O, 44-pin PLCC)
Dedicated Inputs — [DATA_NEEDED: dedicated input count]
Erasure Method — UV-erasable through quartz window
Programming Method — Altera Logic Programmer + MasterBlaster/ByteBlasterMV
JTAG Boundary Scan — Not supported (classic MAX architecture)
Military/Avionics SMD — 5962-01-417-3750 (QML variant: EPM5064JM/883)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট