EPM5064JI-1 vs EPM5064JC-1 So sánh

So sánh chi tiết song song của EPM5064JI-1 bằng Intel và EPM5064JC-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5064JI-1 EPM5064JC-1
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND NRND
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Macrocells 64 —
User I/O Pins [DATA_NEEDED: user I/O count from datasheet] —
Hộp 68-pin PLCC (windowed ceramic) 44-pin PLCC (J-lead, windowed ceramic)
Logic Elements [DATA_NEEDED: total logic elements] 128 (Logic Array Blocks)
Propagation Delay (tPD) [DATA_NEEDED: combinational tPD from datasheet] —
Điện áp cung cấp 5 V —
Nhiệt độ hoạt động [DATA_NEEDED: commercial vs industrial grade temp range] 0 °C to +70 °C (commercial, -JC suffix)
Process Technology CMOS, UV-erasable 0.8 µm CMOS
Speed Grade JI-1 (commercial, -10/-12/-15 family) —
Programmability UV-erasable (windowed package) —
Data Retention 25 years (per MAX 5000 datasheet) —
Kiểu lắp đặt Surface Mount Surface Mount (PLCC socket recommended)
Trạng thái RoHS [DATA_NEEDED: not stated in provided data] Non-compliant (windowed ceramic, contains Pb in glass frit)
Macro Cells — 64
Usable Gates — 1250 (typical)
Maximum Operating Frequency — 33.3 MHz (fCNT)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD typical/max in ns]
Supply Voltage (VCC) — 5 V nominal (4.75 V – 5.25 V)
Programmable Pins — 36 (typical I/O, 44-pin PLCC)
Dedicated Inputs — [DATA_NEEDED: dedicated input count]
Erasure Method — UV-erasable through quartz window
Programming Method — Altera Logic Programmer + MasterBlaster/ByteBlasterMV
JTAG Boundary Scan — Not supported (classic MAX architecture)
Military/Avionics SMD — 5962-01-417-3750 (QML variant: EPM5064JM/883)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá