EPM5128GC2 vs EPM5128GC-1 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5128GC2 নির্দিষ্ট Altera ও EPM5128GC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5128GC2 | EPM5128GC-1 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | UV-erasable CMOS CPLD |
| Macro Cells | 128 | — |
| Usable Gates | 2.5K | 2,500 |
| Logic Array Blocks (LABs) | 8 (16 macro cells each) | — |
| Maximum Internal Frequency | 50 MHz | — |
| Supply Voltage VCC | 5 V | — |
| I/O Pins | 64 | — |
| Dedicated Inputs | 16 | 7 |
| প্যাকেজ | Ceramic PGA (GC, windowed) | PGA-96+ (Pin Grid Array, ceramic windowed) |
| Programmable Flip-Flop Modes | D / T / JK / SR (selectable) | — |
| Architecture | AND/OR plane + programmable macro cell + PIA | — |
| Process Technology | CMOS EPROM | — |
| Reprogrammability | UV-erasable (windowed ceramic package) | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | -40C to +85C (industrial) |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy] |
| Configuration Memory | On-chip EPROM (no external boot device) | — |
| পিন সংখ্যা | [DATA_NEEDED: total PGA pin count] | — |
| Macrocells | — | 128 |
| Maximum User I/O Pins | — | 52 |
| Nominal Supply Voltage | — | 5 V |
| Supply Voltage Range | — | 4.75 V to 5.25 V |
| Maximum Operating Frequency | — | 62.5 MHz |
| Propagation Delay (tPD) | — | 16 ns (typical, -1 speed grade) |
| Technology | — | CMOS, UV-erasable EPROM |
| IOL / IOH | — | 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec]) |
| Security Bit | — | Programmable, prevents readback |
| Programming Method | — | UV erase + EPROM program (or device programmer) |
| MSL লেভেল | — | [DATA_NEEDED: MSL level] |