EPM5192GC-1 vs EPM5192GM তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5192GC-1 নির্দিষ্ট Altera ও EPM5192GM নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5192GC-1 EPM5192GM
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 5000 (Classic) —
Logic Type CPLD (Complex Programmable Logic Device) —
Macrocells 192 —
Usable Gates 3,750 3,750
Logic Array Blocks (LABs) 12 —
Dedicated Inputs 7 —
User I/O Pins 64 —
Maximum Propagation Delay (tPD) 40 ns —
Maximum Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Process Technology CMOS, UV-erasable / OTP —
প্যাকেজ 100-pin Ceramic PGA (GC) CPGA-84 (Ceramic Pin Grid Array, 84 pins, windowed)
মাউন্টিং টাইপ Through-Hole (PGA) Through-Hole (PGA)
Configuration Method UV-Erase / One-Time Programmable —
Interconnect Peripheral Interconnect Array (PIA) —
অপারেটিং তাপমাত্রা [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: commercial/industrial/military grade]
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status] Non-compliant (contains lead in ceramic PGA)
Product Family — MAX 5000
Device Type — UV Erasable Programmable Logic Device (PLD)
Technology — CMOS
Number of Macrocells — 192
Pin-to-Pin Delay (tPD) — 15 ns (fastest speed grade); 55 ns (this part)
Counter Frequency (fCNT) — up to 76.9 MHz
Propagation Delay (tPD, this part) — 55 ns
Erasure Method — UV (windowed ceramic package)
সাপ্লাই ভোল্টেজ — [DATA_NEEDED: typical VCC range]
Maximum User I/O — [DATA_NEEDED: exact I/O count for CPGA-84]
Process Node — [DATA_NEEDED: CMOS process geometry]
Programming Interface — JTAG-compatible (per MAX 5000 family)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট