EPM5192JC-ES vs EPM5192GM তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5192JC-ES নির্দিষ্ট Intel ও EPM5192GM নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5192JC-ES EPM5192GM
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Device Family MAX 5000 —
Device Type CPLD (EPLD) UV Erasable Programmable Logic Device (PLD)
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Interconnect Programmable Interconnect Array (PIA) —
Configuration Memory EPROM (UV-erasable, one-time programmable for JC-ES) —
প্যাকেজ 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) CPGA-84 (Ceramic Pin Grid Array, 84 pins, windowed)
মাউন্টিং টাইপ Surface Mount Through-Hole (PGA)
Technology CMOS CMOS
Programming Altera MAX+PLUS II or compatible programmer —
অপারেটিং তাপমাত্রা [DATA_NEEDED: operating temperature range for ES grade] [DATA_NEEDED: commercial/industrial/military grade]
সাপ্লাই ভোল্টেজ [DATA_NEEDED: VCC nominal] [DATA_NEEDED: typical VCC range]
User I/O Pins [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] —
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS compliance] Non-compliant (contains lead in ceramic PGA)
Lead-Free [DATA_NEEDED: lead-free status] —
MSL লেভেল [DATA_NEEDED: MSL rating] —
Note Datasheet source: Altera MAX 5000 family document, 52 pages —
Product Family — MAX 5000
Number of Macrocells — 192
Usable Gates — 3,750
Pin-to-Pin Delay (tPD) — 15 ns (fastest speed grade); 55 ns (this part)
Counter Frequency (fCNT) — up to 76.9 MHz
Propagation Delay (tPD, this part) — 55 ns
Erasure Method — UV (windowed ceramic package)
Maximum User I/O — [DATA_NEEDED: exact I/O count for CPGA-84]
Process Node — [DATA_NEEDED: CMOS process geometry]
Programming Interface — JTAG-compatible (per MAX 5000 family)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট