EPM5192LC-1 vs EPM5192LC-2 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5192LC-1 নির্দিষ্ট Altera ও EPM5192LC-2 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5192LC-1 | EPM5192LC-2 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD / CPLD | CPLD (Complex Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Logic Gates | 3750 (typical usable) | — |
| Dedicated Inputs | 7 | — |
| User I/O | 64 | — |
| পিনের সংখ্যা | 84 | — |
| Package Type | LDCC (Leaded Ceramic Chip Carrier), plastic windowless | — |
| Propagation Delay | 25 ns | — |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | 50 MHz | — |
| সাপ্লাই ভোল্টেজ | 5 V nominal (4.75 V to 5.25 V) | 5 V (typical MAX 5000 family) |
| Technology | CMOS, UV-erasable / OTP EPROM cell | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | [DATA_NEEDED: commercial/industrial/military grade] |
| Programmable Memory | EPROM (one-time or UV-erasable) | — |
| Speed Grade | -1 | — |
| RoHS স্ট্যাটাস | Non-compliant (ceramic LDCC with Pb-bearing terminations) | [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] |
| Logic Array Blocks (LABs) | — | 12 |
| User I/O Pins | — | 64 |
| Dedicated Input Pins | — | 7 |
| External Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 45 ns (typical, -2 speed grade) |
| Maximum Internal Frequency | — | 50 MHz |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Process Technology | — | CMOS |
| প্যাকেজ | — | PQCC-84 (PLCC-84, J-lead, surface mount) |
| Programming | — | Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) |