EPM5192LC-1 vs EPM5192LC-2 So sánh
So sánh chi tiết song song của EPM5192LC-1 bằng Altera và EPM5192LC-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC-1 | EPM5192LC-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD / CPLD | CPLD (Complex Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Logic Gates | 3750 (typical usable) | — |
| Dedicated Inputs | 7 | — |
| User I/O | 64 | — |
| Số lượng chân | 84 | — |
| Package Type | LDCC (Leaded Ceramic Chip Carrier), plastic windowless | — |
| Propagation Delay | 25 ns | — |
| Tần số xung maksimum | 50 MHz | — |
| Điện áp cung cấp | 5 V nominal (4.75 V to 5.25 V) | 5 V (typical MAX 5000 family) |
| Technology | CMOS, UV-erasable / OTP EPROM cell | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: commercial/industrial/military grade] |
| Programmable Memory | EPROM (one-time or UV-erasable) | — |
| Speed Grade | -1 | — |
| Trạng thái RoHS | Non-compliant (ceramic LDCC with Pb-bearing terminations) | [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] |
| Logic Array Blocks (LABs) | — | 12 |
| User I/O Pins | — | 64 |
| Dedicated Input Pins | — | 7 |
| External Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 45 ns (typical, -2 speed grade) |
| Maximum Internal Frequency | — | 50 MHz |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Process Technology | — | CMOS |
| Hộp | — | PQCC-84 (PLCC-84, J-lead, surface mount) |
| Programming | — | Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) |