EPM7096LC84-10 vs EPM7096LC84-15 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7096LC84-10 নির্দিষ্ট Intel ও EPM7096LC84-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM7096LC84-10 EPM7096LC84-15
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family MAX 7000 MAX 7000
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 96 —
Logic Array Blocks (LABs) 4 4
Maximum User I/O Pins 36 —
Propagation Delay (tPD) 10 ns (-10 speed grade) —
প্যাকেজ 84-PLCC (J-Lead) —
Process Technology EEPROM-based, 5.0 V low-power CMOS (L) —
Supply Voltage (VCC) 5.0 V nominal (4.75 V - 5.25 V) 4.75 V to 5.25 V
In-System Programmability Yes, via IEEE 1149.1 JTAG —
MultiVolt I/O 2.5 V / 3.3 V / 5.0 V mixed-voltage interface —
অপারেটিং তাপমাত্রার পরিসর 0C to +70C (Commercial, 'C') —
Configuration Memory Non-volatile EEPROM (instant-on) —
Programmable Interconnect PIA (Programmable Interconnect Array) —
মাউন্টিং টাইপ Surface Mount (PLCC socket or SMT) Surface Mount
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Series — MAX 7000 (second-generation MAX architecture)
Macro Cells — 96
Usable Gates — 1,800
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Maximum Operating Frequency — 76.9 MHz
User I/O Pins — 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split])
Programmable Type — EE PLD (in-system programmable via JTAG)
Programming Interface — IEEE Std. 1149.1 JTAG
অপারেটিং তাপমাত্রা — 0C to +70C (commercial)
প্যাকেজ / কেস — 84-PLCC (J-Lead)
Supplier Device Package — 84-PLCC (29.31 x 29.31 mm)
Data Retention — [DATA_NEEDED: data retention years]
Erase/Program Endurance — [DATA_NEEDED: erase/program cycle count]

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট