EPM7128STC100-15N vs EPM7128SQC100-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7128STC100-15N নির্দিষ্ট Intel ও EPM7128SQC100-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Intel
EPM7128STC100-15N - 128-Macro Cell CPLD, 15ns, 100-TQFP | Intel / Altera
EPM7128STC100-15N ObsoleteAltera
EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel
EPM7128SQC100-15 ⚠ শেষ কিনার সময়বিশিষ্টতা তুলনা
| পারামিটার | EPM7128STC100-15N | EPM7128SQC100-15 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | শেষবার কেনার সুযোগ |
| ইউনিট মূল্য (USD) | — | $8.20 |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 7000S | MAX 7000 |
| Usable Gates | 2,500 | — |
| Macro Cells | 128 | — |
| Logic Array Blocks (LABs) | 8 (16 macro cells each) | 4 (16 macrocells each) |
| Maximum User I/O | 84 | — |
| Pin-to-Pin Logic Delay (tPD) | 15 ns (-15 speed grade) | — |
| Maximum Internal Frequency | 76.9 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Supply Voltage (VCCIO) | 3.3 V or 5 V (per bank) | — |
| Technology | CMOS EEPROM, in-system programmable | — |
| প্যাকেজ | 100-pin TQFP | 100-pin PQFP (Plastic Quad Flat Pack) |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0C to +70C (Commercial) |
| JTAG (IEEE 1149.1) | Yes - in-system programming | — |
| Output Options | Totem-pole or open-drain (per pin) | — |
| Dedicated Inputs | 4 global inputs | — |
| RoHS স্ট্যাটাস | Non-RoHS (legacy SnPb finish typical) | Non-compliant (SnPb lead finish - legacy PQFP) |
| লাইফসাইকেল স্ট্যাটাস | Obsolete (PDN effective 2017-06-01) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 128 |
| User I/Os | — | 84 |
| Pin-to-Pin Delay (tPD) | — | 15 ns |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX value] |
| Typical Gate Count | — | 2,500 gates |
| Supply Voltage (VCCINT) | — | 5 V (5% tolerance) |
| Programming Technology | — | EEPROM (in-system programmable via JTAG) |
| JTAG Interface | — | IEEE Std. 1149.1 compliant |
| মাউন্টিং টাইপ | — | Surface Mount |
| MSL লেভেল | — | 3 (168 hours) |