EPM7128STC100-15N vs EPM7128SQC100-15 तुलना

विस्तृत दोनों ओर की तुलना EPM7128STC100-15N द्वारा Intel और EPM7128SQC100-15 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ अंतिम खरीद

विशेषता तुलना

पैरामीटर EPM7128STC100-15N EPM7128SQC100-15
ब्रांड Intel Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete अंतिम बार खरीदें
यूनिट मूल्य (USD) — $8.20
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000S MAX 7000
Usable Gates 2,500 —
Macro Cells 128 —
Logic Array Blocks (LABs) 8 (16 macro cells each) 4 (16 macrocells each)
Maximum User I/O 84 —
Pin-to-Pin Logic Delay (tPD) 15 ns (-15 speed grade) —
Maximum Internal Frequency 76.9 MHz —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Supply Voltage (VCCIO) 3.3 V or 5 V (per bank) —
Technology CMOS EEPROM, in-system programmable —
पैकेज 100-pin TQFP 100-pin PQFP (Plastic Quad Flat Pack)
ऑपरेटिंग तापमान 0C to +70C (commercial) 0C to +70C (Commercial)
JTAG (IEEE 1149.1) Yes - in-system programming —
Output Options Totem-pole or open-drain (per pin) —
Dedicated Inputs 4 global inputs —
RoHS स्थिति Non-RoHS (legacy SnPb finish typical) Non-compliant (SnPb lead finish - legacy PQFP)
लाइफसाइकिल स्थिति Obsolete (PDN effective 2017-06-01) —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 128
User I/Os — 84
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Supply Voltage (VCCINT) — 5 V (5% tolerance)
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
माउंटिंग प्रकार — Surface Mount
MSL स्तर — 3 (168 hours)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध