EPM7256SQC208-7N vs EPM7256SQC208-10 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7256SQC208-7N নির্দিষ্ট Altera ও EPM7256SQC208-10 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM7256SQC208-7N | EPM7256SQC208-10 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 7000S | — |
| Device Type | CPLD (Complex Programmable Logic Device) | Complex Programmable Logic Device (CPLD) |
| Macrocells | 256 | 256 |
| Usable Gates | 5,000 | 5000 |
| Logic Array Blocks (LABs) | 16 | 16 |
| User I/O Pins | 164 | 164 |
| Speed Grade | -7 (7.5 ns pin-to-pin) | -10 (10 ns) |
| Maximum Frequency | 128.2 MHz | — |
| Supply Voltage (VCC) | 5 V | — |
| Technology | CMOS EEPROM | — |
| Configuration Memory | Non-volatile EEPROM (no external config needed) | — |
| প্যাকেজ | 208-pin PQFP (Plastic Quad Flat Pack) | 208-pin PQFP |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| অপারেটিং তাপমাত্রা | Commercial (0C to +70C) | — |
| JTAG Interface | IEEE 1149.1 boundary-scan (ISP capable) | — |
| Minimum DC Input Voltage | -0.5 V | — |
| Input Undershoot Tolerance | -2.0 V for <100 mA, <20 ns | — |
| RoHS স্ট্যাটাস | Compliant (N suffix = lead-free) | [DATA_NEEDED: RoHS status] |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Open-Drain Output | Optional per I/O pin | — |
| Family / Series | — | MAX 7000 |
| Pin-to-Pin Propagation Delay (tPD) | — | 10 ns |
| সাপ্লাই ভোল্টেজ | — | 5.0 V |
| Configuration Technology | — | EEPROM |
| অপারেটিং তাপমাত্রার পরিসর | — | [DATA_NEEDED: operating temperature range] |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| In-System Programmability | — | Yes (ISP) |
| আর্দ্রতা সংবেদনশীলতার মাত্রা (MSL) | — | [DATA_NEEDED: MSL level] |