EPM7256SQC208-7N vs EPM7256SQC208-10 Comparaison

Comparaison détaillée côte à côte de EPM7256SQC208-7N par Altera et EPM7256SQC208-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256SQC208-7N EPM7256SQC208-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $11,20
Family MAX 7000S —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 256 256
Usable Gates 5,000 5,000
Logic Array Blocks (LABs) 16 16
User I/O Pins 164 —
Speed Grade -7 (7.5 ns pin-to-pin) —
Maximum Frequency 128.2 MHz —
Supply Voltage (VCC) 5 V —
Technology CMOS EEPROM —
Configuration Memory Non-volatile EEPROM (no external config needed) —
Boîtier 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (SQC208)
Type de montage Surface Mount Surface Mount
Température de fonctionnement Commercial (0C to +70C) 0C to +70C (commercial)
JTAG Interface IEEE 1149.1 boundary-scan (ISP capable) —
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Statut RoHS Compliant (N suffix = lead-free) [DATA_NEEDED: RoHS compliance status]
Pin-to-Pin Delay (tPD) 7.5 ns —
Open-Drain Output Optional per I/O pin —
Series — MAX 7000S
Number of I/O Pins — 164
Propagation Delay (tPD) — 10 ns
Counter Speed (fCNT) — Up to 175.4 MHz
Programmable Technology — EEPROM (in-system programmable)
JTAG Support (IEEE 1149.1) — Yes
PCI Compliance — PCI Local Bus Specification 2.2 compliant
Niveau MSL — 3 (168 hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis