EP1810JI-45 vs EP1810JC-25 Vergleich

Detaillierter Direktvergleich von EP1810JI-45 von Altera und EP1810JC-25 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EP1810JI-45 EP1810JC-25
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,75 $6,80
Manufacturer Altera (now Intel FPGA) —
Series Classic EPLD Family —
Device Type UV-Erasable / OTP Complex PLD —
Macrocell Count 48 —
Maximum Operating Frequency 33.3 MHz —
Propagation Delay (tPD) 50 ns 25 ns
Configurable I/O Lines 48 —
Dedicated Inputs 12 12
Technology CMOS EPROM CMOS, UV-erasable (windowed ceramic DIP)
Package Code QCCJ —
Package Type 68-pin JLCC (J-leaded ceramic chip carrier) —
Terminal Form J BEND —
Package Shape SQUARE —
Number of Terminals 68 —
Temperature Grade INDUSTRIAL —
Betriebstemperatur -40 °C to +85 °C -40 °C to 85 °C (industrial, per distributor listings)
Versorgungsspannung 5 V (TTL compatible) —
Programming Method UV-erase (windowed) / OTP via JEDEC —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Macrocells — 48
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Gehäuse — 28-pin ceramic DIP (J) with quartz window
Montageart — Through-hole
Erasure Method — UV light (windowed package)
RoHS-Status — [DATA_NEEDED: RoHS compliance status]
Lebenszyklusstatus — NRND (Not Recommended for New Designs)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern