EP1810JI-45 vs EP1810JC-25 Comparação

Comparação detalhada lado a lado de EP1810JI-45 por Altera e EP1810JC-25 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810JI-45 EP1810JC-25
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $9,75 $6,80
Manufacturer Altera (now Intel FPGA) —
Series Classic EPLD Family —
Device Type UV-Erasable / OTP Complex PLD —
Macrocell Count 48 —
Maximum Operating Frequency 33.3 MHz —
Propagation Delay (tPD) 50 ns 25 ns
Configurable I/O Lines 48 —
Dedicated Inputs 12 12
Technology CMOS EPROM CMOS, UV-erasable (windowed ceramic DIP)
Package Code QCCJ —
Package Type 68-pin JLCC (J-leaded ceramic chip carrier) —
Terminal Form J BEND —
Package Shape SQUARE —
Number of Terminals 68 —
Temperature Grade INDUSTRIAL —
Temperatura de operação -40 °C to +85 °C -40 °C to 85 °C (industrial, per distributor listings)
Tensão de alimentação 5 V (TTL compatible) —
Programming Method UV-erase (windowed) / OTP via JEDEC —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Macrocells — 48
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Encapsulamento — 28-pin ceramic DIP (J) with quartz window
Tipo de montagem — Through-hole
Erasure Method — UV light (windowed package)
Status RoHS — [DATA_NEEDED: RoHS compliance status]
Status do ciclo de vida — NRND (Not Recommended for New Designs)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação