EP1810LC-25 vs EP1810LI-25 Vergleich

Detaillierter Direktvergleich von EP1810LC-25 von Altera und EP1810LI-25 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EP1810LC-25 EP1810LI-25
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $8,40 $9,95
Product Family Altera Classic EPLD —
Part Number EP1810LC-25 —
Macrocells 48 48
Propagation Delay (tPD) 25 ns 25 ns
Dedicated Inputs 12 12
I/O Pins 48 48
External Clock Inputs 4 —
Supply Voltage (VCC) 5 V (TTL-compatible) 4.5 V to 5.5 V (nominal 5 V)
Operating Mode Turbo-only (no slow-power mode) —
Gehäuse 68-pin JLCC (J-leaded ceramic chip carrier) 68-pin PLCC (J68, J-Lead)
Package Code LC = 68-pin JLCC —
Montageart Surface Mount —
Technology CMOS EPLD (erasable programmable logic device) —
Programmable Interconnect Global + Local buses —
Programming Method Altera Classic programmer + MAX+PLUS II legacy flow —
Lebenszyklusstatus Obsolete (legacy Altera Classic family) —
RoHS-Status [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] unknown
Betriebstemperatur [DATA_NEEDED: temperature grade for LC package] —
Family — Altera Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device), UV-erasable / OTP
Usable Gates — 900
Maximum Counter Frequency — 40 MHz
Global Clock Inputs — 4
Interconnect — Programmable global and local buses
JESD-30 Package Code — S-PQCC-J68
Process Technology — CMOS
Operating Temperature (Industrial 'I' suffix) — -40 C to +85 C
Programming Mode — EPROM/UV-erasable (windowed) and OTP
Development Tool — Altera MAX+PLUS II
Lead-Free Status — unknown

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern