EP2A40B724CP vs EP2A40B724I-9 Vergleich

Detaillierter Direktvergleich von EP2A40B724CP von Altera und EP2A40B724I-9 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EP2A40B724CP EP2A40B724I-9
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $71,00 $605,00
Family APEX II APEX II
Logic Elements 40,000 40,000 (typical)
Embedded Memory Bits 655,360 bits 655360
LAB/IO Rows 540 —
Effective Logic Capacity 38400 LE —
Device Type FPGA (SRAM-based) —
Core Voltage 1.5 V 1.5 V (typical APEX II)
Gehäuse 724-ball FineLine BGA (FBGA) 724-ball FCBGA / FineLine BGA
I/O Standards LVTTL, LVCMOS, LVDS, PCI, HSTL, LVPECL —
Configuration SRAM-based, JTAG, in-system programmable —
PLL Count [DATA_NEEDED: PLL count] —
Embedded Multipliers [DATA_NEEDED: multiplier count] —
Betriebstemperatur 0C to +85C (commercial) —
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: rohs status]
Montageart Surface Mount (BGA) —
MSL-Level [DATA_NEEDED: MSL level] [DATA_NEEDED: msl level]
Logic Cells — 38400
Maximum User I/O — 540 (per EP2A40B724 family)
Package Code — B724
Temperature Grade — Industrial ('I' suffix)
Betriebs-Sperrschichttemperatur — -40 C to +100 C (industrial)
Speed Grade — -9 (per APEX II speed bin)
Peak Reflow Temperature — 220 C
I/O Standards Supported — LVTTL, LVCMOS, PCI, SSTL
Configuration Interface — JTAG, Passive Serial
PLL — On-chip (per APEX II architecture)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern