EP2A40B724CP vs EP2A40B724I-9 Comparaison

Comparaison détaillée côte à côte de EP2A40B724CP par Altera et EP2A40B724I-9 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A40B724CP EP2A40B724I-9
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $71,00 $605,00
Family APEX II APEX II
Logic Elements 40,000 40,000 (typical)
Embedded Memory Bits 655,360 bits 655360
LAB/IO Rows 540 —
Effective Logic Capacity 38400 LE —
Device Type FPGA (SRAM-based) —
Core Voltage 1.5 V 1.5 V (typical APEX II)
Boîtier 724-ball FineLine BGA (FBGA) 724-ball FCBGA / FineLine BGA
I/O Standards LVTTL, LVCMOS, LVDS, PCI, HSTL, LVPECL —
Configuration SRAM-based, JTAG, in-system programmable —
PLL Count [DATA_NEEDED: PLL count] —
Embedded Multipliers [DATA_NEEDED: multiplier count] —
Température de fonctionnement 0C to +85C (commercial) —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: rohs status]
Type de montage Surface Mount (BGA) —
Niveau MSL [DATA_NEEDED: MSL level] [DATA_NEEDED: msl level]
Logic Cells — 38400
Maximum User I/O — 540 (per EP2A40B724 family)
Package Code — B724
Temperature Grade — Industrial ('I' suffix)
Température de jonction en fonctionnement — -40 C to +100 C (industrial)
Speed Grade — -9 (per APEX II speed bin)
Peak Reflow Temperature — 220 C
I/O Standards Supported — LVTTL, LVCMOS, PCI, SSTL
Configuration Interface — JTAG, Passive Serial
PLL — On-chip (per APEX II architecture)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis