EPC16C100T vs EPC16QC100II Vergleich

Detaillierter Direktvergleich von EPC16C100T von Intel und EPC16QC100II von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC16C100T EPC16QC100II
Marke Intel Altera
Kategorie FPGA & CPLD Memory ICs
Lebenszyklusstatus NRND NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $16,20 $10,75
Speichergröße 16 Mb —
Device Type Enhanced Configuration Device —
Supported FPGAs Stratix, Cyclone, APEX, Mercury (LUT-based) —
Configuration Schemes PS, PPS, FPP, PPA, JTAG —
Schnittstelle Serial / Parallel / JTAG (IEEE 1149.1) —
Core Voltage 3.3 V —
I/O Voltage 1.8 V to 3.3 V —
Programmability In-system via JTAG In-System Programmable via IEEE 1149.1 (JTAG)
Gehäuse 100-pin PQFP 100-pin PQFP (Plastic Quad Flat Pack)
Lead Pitch 0.65 mm —
Montageart Surface Mount —
Compression Support Yes (Stratix / Stratix II) Yes (reduces on-PROM footprint vs uncompressed bitstream)
Multi-Device Configuration Yes (daisy chain) —
Remote Update Yes —
Betriebstemperatur -40C to +85C (industrial) -40C to +85C (Industrial)
Speichertyp — FPGA Configuration PROM (Flash-based)
Memory Density — 16 Mbit
Supported FPGA Families — APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, FLEX 8000, Cyclone
Configuration Mode — FPP / PSA (Fast Passive Parallel / Passive Serial Asynchronous)
Cascade Support — Yes (multi-PROM cascading supported)
Core Supply Voltage — 3.3 V
I/O Tolerance — 5 V tolerant configuration pins
Package Dimensions — 20 mm x 14 mm, 0.5 mm pitch
Lead Finish — Matte Tin (lead-free)
MSL-Level — 3 (per JEDEC J-STD-020)
RoHS-Status — Compliant
Configuration Pins — DCLK, DATA[0..n], nCONFIG, nSTATUS, CONF_DONE, OE

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern