EPC16C100T vs EPC16QC100II Comparaison

Comparaison détaillée côte à côte de EPC16C100T par Intel et EPC16QC100II par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC16C100T EPC16QC100II
Marque Intel Altera
Catégorie FPGA & CPLD Memory ICs
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,20 $10,75
Taille de mémoire 16 Mb —
Device Type Enhanced Configuration Device —
Supported FPGAs Stratix, Cyclone, APEX, Mercury (LUT-based) —
Configuration Schemes PS, PPS, FPP, PPA, JTAG —
Interface Serial / Parallel / JTAG (IEEE 1149.1) —
Core Voltage 3.3 V —
I/O Voltage 1.8 V to 3.3 V —
Programmability In-system via JTAG In-System Programmable via IEEE 1149.1 (JTAG)
Boîtier 100-pin PQFP 100-pin PQFP (Plastic Quad Flat Pack)
Lead Pitch 0.65 mm —
Type de montage Surface Mount —
Compression Support Yes (Stratix / Stratix II) Yes (reduces on-PROM footprint vs uncompressed bitstream)
Multi-Device Configuration Yes (daisy chain) —
Remote Update Yes —
Température de fonctionnement -40C to +85C (industrial) -40C to +85C (Industrial)
Type de mémoire — FPGA Configuration PROM (Flash-based)
Memory Density — 16 Mbit
Supported FPGA Families — APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, FLEX 8000, Cyclone
Configuration Mode — FPP / PSA (Fast Passive Parallel / Passive Serial Asynchronous)
Cascade Support — Yes (multi-PROM cascading supported)
Core Supply Voltage — 3.3 V
I/O Tolerance — 5 V tolerant configuration pins
Package Dimensions — 20 mm x 14 mm, 0.5 mm pitch
Lead Finish — Matte Tin (lead-free)
Niveau MSL — 3 (per JEDEC J-STD-020)
Statut RoHS — Compliant
Configuration Pins — DCLK, DATA[0..n], nCONFIG, nSTATUS, CONF_DONE, OE

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis