EPC2LC20-T vs EPC2LI20 Vergleich

Detaillierter Direktvergleich von EPC2LC20-T von Altera und EPC2LI20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPC2LC20-T EPC2LC20-T - 1.6Mb FPGA Config PROM PLCC-20 | Altera

EPC2LC20-T - 1.6Mb FPGA Config PROM PLCC-20 | Altera

EPC2LC20-T ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPC2LC20-T EPC2LI20
Marke Altera Altera
Kategorie Memory ICs Memory ICs
Lebenszyklusstatus Letzte Kaufgelegenheit NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $7,40 $5,95
Speichertyp Configuration PROM (Flash) Flash (in-system programmable)
Speichergröße 1.6 Mb 1.6 Mb (1,572,864 bits)
Configuration Mode Serial (PS mode), cascadable —
Max Configuration Frequency 10 MHz —
Versorgungsspannung 3.3 V (typical) —
Programmability In-System Programmable via JTAG —
JTAG Interface IEEE Std 1149.1-1990 compliant —
Supported FPGA Families ACEX, APEX, Cyclone, FLEX, MAX 7000A/B, MAX II, Mercury —
Cascade Support Yes (nCASC pin) —
Betriebstemperatur -40C to +85C (industrial) -40 C to +85 C (Industrial)
Gehäuse 20-PLCC (9x9 mm) —
Montageart Surface Mount Surface Mount (PLCC socket-compatible)
Packaging Suffix -T = Tape and Reel —
RoHS-Status Compliant [DATA_NEEDED: RoHS status]
Lead-Free Yes —
Programmable Type — In System Programmable (ISP)
Funktion — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Gehäuse / Bauform — 20-PLCC (J-lead, 9x9 mm)
Configuration Interface — Serial or Byte-wide (parallel)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
MSL-Level — [DATA_NEEDED: MSL level]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern