EPF6016QC208-3N vs EPF6016QC208 Vergleich

Detaillierter Direktvergleich von EPF6016QC208-3N von Altera und EPF6016QC208 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPF6016QC208-3N EPF6016QC208
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $20,40 $23,50
Family FLEX 6000 FLEX 6000
Logic Elements / Cells 1,320 cells —
Usable Gates 16,000 gates —
Logic Array Blocks (LABs) 132 132 LABs (10 LEs per LAB)
Maximum User I/O 171 171 I/O pins
Maximum Operating Frequency 125 MHz (internal, per family spec) —
Internal Toggle Rate Up to 172 MHz —
Process Technology 0.42 µm CMOS, SRAM-based 0.42 um CMOS (SRAM-based)
Core Supply Voltage (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V —
Gehäuse 208-pin PQFP (Power Quad Flat Pack) PQFP-208 (Plastic Quad Flat Pack)
Montageart Surface Mount Surface Mount
Configuration Method Serial configuration EPROM or JTAG (ByteBlaster) —
Betriebstemperatur 0 °C to +85 °C (commercial) 0C to 70C (commercial)
RoHS-Status unknown Non-compliant (legacy 5V PQFP, contains lead)
Lifecycle Obsolete (Altera FLEX 6000 family EOL) —
Equivalent Gates — 16,000 gates
Logic Cells / Logic Elements (LEs) — 1,320 LEs
Maximum Internal Frequency — 125 MHz
Supply Voltage (VCCINT) — 5.0 V
I/O Standard Support — 5.0 V CMOS (3.3 V VCCIO supported)
Configuration Memory — SRAM (volatile, requires external config EPROM)
Pin-Anzahl — 208 pins
JTAG Support — IEEE Std 1149.1 boundary scan
Configuration Device Compatibility — EPC1, EPC2 (legacy Altera config PROMs)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern