EPF6016QC208-3N vs EPF6016QC208 Comparaison

Comparaison détaillée côte à côte de EPF6016QC208-3N par Altera et EPF6016QC208 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPF6016QC208-3N EPF6016QC208
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $20,40 $23,50
Family FLEX 6000 FLEX 6000
Logic Elements / Cells 1,320 cells —
Usable Gates 16,000 gates —
Logic Array Blocks (LABs) 132 132 LABs (10 LEs per LAB)
Maximum User I/O 171 171 I/O pins
Maximum Operating Frequency 125 MHz (internal, per family spec) —
Internal Toggle Rate Up to 172 MHz —
Process Technology 0.42 µm CMOS, SRAM-based 0.42 um CMOS (SRAM-based)
Core Supply Voltage (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V —
Boîtier 208-pin PQFP (Power Quad Flat Pack) PQFP-208 (Plastic Quad Flat Pack)
Type de montage Surface Mount Surface Mount
Configuration Method Serial configuration EPROM or JTAG (ByteBlaster) —
Température de fonctionnement 0 °C to +85 °C (commercial) 0C to 70C (commercial)
Statut RoHS unknown Non-compliant (legacy 5V PQFP, contains lead)
Lifecycle Obsolete (Altera FLEX 6000 family EOL) —
Equivalent Gates — 16,000 gates
Logic Cells / Logic Elements (LEs) — 1,320 LEs
Maximum Internal Frequency — 125 MHz
Supply Voltage (VCCINT) — 5.0 V
I/O Standard Support — 5.0 V CMOS (3.3 V VCCIO supported)
Configuration Memory — SRAM (volatile, requires external config EPROM)
Nombre de broches — 208 pins
JTAG Support — IEEE Std 1149.1 boundary scan
Configuration Device Compatibility — EPC1, EPC2 (legacy Altera config PROMs)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis