EPM240ZM100C7N vs 5M240ZM68I5N Vergleich

Detaillierter Direktvergleich von EPM240ZM100C7N von Altera und 5M240ZM68I5N von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM240ZM100C7N 5M240ZM68I5N
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $6,10 $1,25
Family MAX II Z —
Series MAX II MAX V
Logic Elements 240 240
Macrocells 192 —
Pin-to-Pin Logic Delay (tPD) 7.5 ns —
User I/Os 80 —
User Flash Memory (UFM) 8 Kbits —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Supply Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) —
Gehäuse 100-MBGA (Micro FineLine BGA), 6 x 6 mm —
Configuration Memory On-chip non-volatile flash Nonvolatile Flash
Process Technology 0.18 µm 6-layer-metal flash —
JTAG Support IEEE 1149.1 (programming + boundary-scan) —
Betriebstemperatur 0 °C to +85 °C (commercial) —
Montageart Surface Mount (BGA) Surface Mount
Lead-Free / RoHS Compliant per datasheet —
Device Type — CPLD (Complex Programmable Logic Device)
Number of Macrocells — 192
Propagation Delay (tPD) — 7.5 ns
Package Type — TFBGA-68
Number of Terminals — 68 (ball)
Package Code — TFBGA
Form of Terminal — Ball
Package Shape — Square
Operating Temperature Grade — Industrial
JTAG Interface — TMS, TDI, TDO, TCK (Bank 1)
Programming Method — JTAG / in-system programmable
Versorgungsspannung — [DATA_NEEDED: VCCINT and VCCIO levels]
I/O Standards — Multiple (LVTTL, LVCMOS, SSTL, etc., per MAX V doc; PCI and 1.2 V LVCMOS excluded for JTAG pins)
RoHS-Status — Compliant
Lead Free — Yes

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern