EPM240ZM100C7N vs 5M240ZM68I5N Comparación

Comparación detallada lado a lado de EPM240ZM100C7N por Altera y 5M240ZM68I5N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM240ZM100C7N 5M240ZM68I5N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $6,10 $1,25
Family MAX II Z —
Series MAX II MAX V
Logic Elements 240 240
Macrocells 192 —
Pin-to-Pin Logic Delay (tPD) 7.5 ns —
User I/Os 80 —
User Flash Memory (UFM) 8 Kbits —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Supply Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) —
Encapsulado 100-MBGA (Micro FineLine BGA), 6 x 6 mm —
Configuration Memory On-chip non-volatile flash Nonvolatile Flash
Process Technology 0.18 µm 6-layer-metal flash —
JTAG Support IEEE 1149.1 (programming + boundary-scan) —
Temperatura de funcionamiento 0 °C to +85 °C (commercial) —
Tipo de montaje Surface Mount (BGA) Surface Mount
Lead-Free / RoHS Compliant per datasheet —
Device Type — CPLD (Complex Programmable Logic Device)
Number of Macrocells — 192
Propagation Delay (tPD) — 7.5 ns
Package Type — TFBGA-68
Number of Terminals — 68 (ball)
Package Code — TFBGA
Form of Terminal — Ball
Package Shape — Square
Operating Temperature Grade — Industrial
JTAG Interface — TMS, TDI, TDO, TCK (Bank 1)
Programming Method — JTAG / in-system programmable
Tensión de alimentación — [DATA_NEEDED: VCCINT and VCCIO levels]
I/O Standards — Multiple (LVTTL, LVCMOS, SSTL, etc., per MAX V doc; PCI and 1.2 V LVCMOS excluded for JTAG pins)
Estado RoHS — Compliant
Lead Free — Yes

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización