EPM3064ATC100-7N vs EPM3064ATC100-7 Vergleich

Detaillierter Direktvergleich von EPM3064ATC100-7N von Altera und EPM3064ATC100-7 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ATC100-7N EPM3064ATC100-7
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $6,10 $3,08
Family MAX 3000A MAX 3000A
Device Type CPLD - Complex Programmable Logic Device —
Macrocells 64 64
Logic Array Blocks (LABs) 2 2
User I/O Pins 66 —
Usable Gates up to 1,250 1,250
Propagation Delay (tPD) 7.5 ns (pin-to-pin, -7 speed grade) —
Maximum Internal Frequency 166.7 MHz (-7 speed grade) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
Program Memory Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1149.1 (JTAG), IEEE Std. 1532 —
Gehäuse TQFP-100 100-pin TQFP
Montageart Surface Mount Surface Mount
Betriebstemperatur 0 °C to +70 °C (commercial) 0C to +70C (commercial)
RoHS-Status [DATA_NEEDED: confirmed RoHS status from manufacturer page] —
Maximum User I/Os — 66 (in 100-pin TQFP)
Pin-to-Pin Propagation Delay (tPD) — 7.5 ns (-7 speed grade)
Maximum Internal Counter Frequency — 135.1 MHz
Supply Voltage - VCCINT (Core) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
Technology — CMOS EEPROM
In-System Programming (ISP) — Yes, via IEEE 1149.1 JTAG
PCI Compliance — PCI Local Bus Specification Revision 2.2
JTAG Boundary Scan — Yes
Lead Free / RoHS — Compliant (modern shipments)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern