EPM3064ATC100-7N vs EPM3064ATC100-7 Comparación

Comparación detallada lado a lado de EPM3064ATC100-7N por Altera y EPM3064ATC100-7 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATC100-7N EPM3064ATC100-7
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $6,10 $3,08
Family MAX 3000A MAX 3000A
Device Type CPLD - Complex Programmable Logic Device —
Macrocells 64 64
Logic Array Blocks (LABs) 2 2
User I/O Pins 66 —
Usable Gates up to 1,250 1,250
Propagation Delay (tPD) 7.5 ns (pin-to-pin, -7 speed grade) —
Maximum Internal Frequency 166.7 MHz (-7 speed grade) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
Program Memory Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1149.1 (JTAG), IEEE Std. 1532 —
Encapsulado TQFP-100 100-pin TQFP
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento 0 °C to +70 °C (commercial) 0C to +70C (commercial)
Estado RoHS [DATA_NEEDED: confirmed RoHS status from manufacturer page] —
Maximum User I/Os — 66 (in 100-pin TQFP)
Pin-to-Pin Propagation Delay (tPD) — 7.5 ns (-7 speed grade)
Maximum Internal Counter Frequency — 135.1 MHz
Supply Voltage - VCCINT (Core) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
Technology — CMOS EEPROM
In-System Programming (ISP) — Yes, via IEEE 1149.1 JTAG
PCI Compliance — PCI Local Bus Specification Revision 2.2
JTAG Boundary Scan — Yes
Lead Free / RoHS — Compliant (modern shipments)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización