EPM3064ATC100-7N vs EPM3064ATC100-7 Сравнение

Подробное сравнение бок о бок EPM3064ATC100-7N от Altera и EPM3064ATC100-7 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM3064ATC100-7N EPM3064ATC100-7
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $6,10 $3,08
Family MAX 3000A MAX 3000A
Device Type CPLD - Complex Programmable Logic Device —
Macrocells 64 64
Logic Array Blocks (LABs) 2 2
User I/O Pins 66 —
Usable Gates up to 1,250 1,250
Propagation Delay (tPD) 7.5 ns (pin-to-pin, -7 speed grade) —
Maximum Internal Frequency 166.7 MHz (-7 speed grade) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
Program Memory Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1149.1 (JTAG), IEEE Std. 1532 —
Корпус TQFP-100 100-pin TQFP
Тип монтажа Surface Mount Surface Mount
Рабочая температура 0 °C to +70 °C (commercial) 0C to +70C (commercial)
Статус RoHS [DATA_NEEDED: confirmed RoHS status from manufacturer page] —
Maximum User I/Os — 66 (in 100-pin TQFP)
Pin-to-Pin Propagation Delay (tPD) — 7.5 ns (-7 speed grade)
Maximum Internal Counter Frequency — 135.1 MHz
Supply Voltage - VCCINT (Core) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
Technology — CMOS EEPROM
In-System Programming (ISP) — Yes, via IEEE 1149.1 JTAG
PCI Compliance — PCI Local Bus Specification Revision 2.2
JTAG Boundary Scan — Yes
Lead Free / RoHS — Compliant (modern shipments)

Даташиты & ресурсы

Все товары Создать BOM Запросить цену