EPM3064ATC44-7 vs EPM3064ATI44-7 Vergleich

Detaillierter Direktvergleich von EPM3064ATC44-7 von Altera und EPM3064ATI44-7 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ATC44-7 EPM3064ATI44-7
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $4,20 $4,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Logic Array Blocks 4 —
Usable Gates 1.25K 1,250
User I/O Pins 34 —
Pin-Anzahl 44 —
Gehäuse TQFP-44 44-pin TQFP (TI44)
Speed Grade -7 (7.5 ns tPD) —
Pin-to-Pin Propagation Delay 7.5 ns —
Maximum Counter Frequency 192.3 MHz —
Supply Voltage (Core) 3.3 V —
I/O Logic Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Programming Interface IEEE Std. 1149.1 JTAG (ISP) —
Process Technology CMOS EEPROM 0.30 µm CMOS EEPROM
Betriebstemperatur 0C to +70C (Commercial) -40 °C to +85 °C (Industrial, 'I' suffix)
Montageart Surface Mount Surface Mount
RoHS-Status unknown [DATA_NEEDED: RoHS status]
Product Type — CPLD (Complex Programmable Logic Device)
User I/O — 34
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 135.1 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
Supply Voltage (VCCIO) — 3.0 V to 3.6 V
In-System Programmability — Yes, IEEE Std. 1532 compliant
JTAG Support — Yes (IEEE 1149.1)
PCI Compliance — Yes, speed grades -4/-5/-6/-7/-10 meet PCI SIG Rev. 2.2
MSL-Level — [DATA_NEEDED: MSL level]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern