EPM3128ATC100-7N vs EPM3128ATC100-10N Vergleich

Detaillierter Direktvergleich von EPM3128ATC100-7N von Intel und EPM3128ATC100-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3128ATC100-7N EPM3128ATC100-10N
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $3,52 $5,20
Family MAX 3000A MAX 3000A
Macro Cells 128 128
Usable Gates Up to 10,000 2500
Number of I/Os 80 —
Number of Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Propagation Delay (tPD) 7.5 ns 10 ns
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core 3.3 V —
I/O Interface Levels 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) —
In-System Programmability Yes (IEEE 1532 / JTAG) —
Program Memory Type EEPROM (non-volatile) —
Betriebstemperatur 0C to +70C (Commercial) 0 °C to +70 °C (commercial)
Gehäuse TQFP-100 (100-pin TQFP, fine-line BGA-256 noted in third-party listings) 100-pin TQFP (14 x 14 x 1.0 mm)
Montageart Surface Mount Surface Mount
Logic Family CMOS —
Speed Grade -7 —
RoHS-Status [DATA_NEEDED: RoHS status] Compliant
Product Type — CPLD (Complex Programmable Logic Device)
Number of I/O — 80
Logic Elements / Blocks — 8 LABs (16 macrocells each)
Maximum Internal Frequency (fMAX) — 98 MHz
Supply Voltage VCCINT — 3.3 V
I/O Bank Voltage VCCIO — 3.3 V or 2.5 V (selectable)
Configuration Memory — CMOS EEPROM (non-volatile, instant-on)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Lead-Free — Yes
MSL-Level — 3 (per JEDEC J-STD-020)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern