EPM3256AFI256-10 vs EPM3512AFC256C Vergleich
Detaillierter Direktvergleich von EPM3256AFI256-10 von Intel und EPM3512AFC256C von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Intel
EPM3256AFI256-10 - 256-Macrocell CPLD, 10ns, FBGA-256 | Intel
EPM3256AFI256-10 ⚠ Letzte BestellmöglichkeitIntel
EPM3512AFC256C - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera
EPM3512AFC256C ⚠ Letzte BestellmöglichkeitSpezifikationsvergleich
| Parameter | EPM3256AFI256-10 | EPM3512AFC256C |
|---|---|---|
| Marke | Intel | Intel |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Letzte Kaufgelegenheit | Letzte Kaufgelegenheit |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $12,40 | $27,95 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 256 | 512 |
| User I/Os | 161 | — |
| Logic Elements / LABs | 16 Logic Elements per LAB | — |
| Propagation Delay (tPD) | 10 ns | — |
| Supply Voltage - Core | 3.3 V | — |
| I/O Voltage Support | 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) | — |
| Programmability | In-System Programmable (ISP) via IEEE 1149.1 JTAG | — |
| Process Technology | CMOS EEPROM | — |
| Package Type | FBGA-256 (FineLine BGA) | — |
| Betriebstemperatur | -40C to +85C (Industrial) | 0C to +70C (Commercial) |
| Montageart | Surface Mount (BGA) | Surface Mount |
| RoHS-Status | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS compliance status] |
| Speed Grade | -10 (10 ns pin-to-pin) | C (per datasheet ordering code) |
| Logic Array Blocks (LABs) | — | 16 |
| Maximum User I/Os | — | 208 |
| Dedicated Input Pins | — | 12 |
| Gehäuse | — | 256-ball FineLine BGA (FC) |
| Configuration Technology | — | EEPROM (non-volatile, instant-on) |
| Core Voltage | — | 3.3 V |
| I/O Standards Supported | — | MultiVolt: 5.0 V, 3.3 V, 2.5 V |
| JTAG Support | — | IEEE 1149.1 Boundary Scan |
| PCI Compliance | — | PCI SIG Local Bus Specification Revision 2.2 |
| Programming | — | In-system programmable via JTAG |