EPM3512AFC256-19 vs EPM3512AFC256-10N Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-19 von Altera und EPM3512AFC256-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-19 EPM3512AFC256-10N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $10,85 $43,22
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10000 10000
Logic Array Blocks (LABs) 16 [DATA_NEEDED: number of LABs]
Maximum Operating Frequency 80 MHz —
Pin-to-Pin Delay (tPD) 7.5 ns 10 ns
Speed Grade -19 —
User I/O Pins 208 208
Gehäuse 256-ball FineLine BGA (FC) 256-ball FBGA (17 mm x 17 mm)
Supply Voltage VCCINT 3.3 V —
I/O Supply Voltage VCCIO 2.5 V or 3.3 V (5.0 V tolerant inputs) —
Programming Interface JTAG (IEEE 1149.1) / ISP (IEEE 1532) —
Process Technology 0.30 µm CMOS EEPROM —
Betriebstemperatur -40C to +85C (industrial) —
Non-volatile Configuration Yes (EEPROM-based) —
Montageart Surface Mount Surface Mount (BGA)
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Setup Time (tSU) — 4.5 ns
VCCINT (Core Supply) — 3.3 V
VCCIO (I/O Supply) — 3.3 V or 2.5 V
Technology — CMOS EEPROM-based, non-volatile
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
MSL-Level — [DATA_NEEDED: MSL rating]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern