EPM3512AFC256-2 vs EPM3512AFC256-20 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-2 von Altera und EPM3512AFC256-20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-2 EPM3512AFC256-20
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $14,85 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 —
Propagation Delay (tPD, -2 grade) [DATA_NEEDED: tPD ns] —
Maximum Operating Frequency [DATA_NEEDED: fMAX MHz] —
Core Supply Voltage 3.3 V —
I/O Output Drive Voltage 2.5 V or 3.3 V (MultiVolt) —
Input Tolerance 2.5 V, 3.3 V, 5.0 V tolerant —
Gehäuse BGA-256 (FineLine BGA) 256-ball FBGA (Fine-pitch BGA)
Ball Pitch 1.0 mm —
Programming Interface JTAG (IEEE Std 1149.1) / ByteBlaster —
Process Technology 0.30 um CMOS EEPROM —
Betriebstemperatur 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Speed Grade -2 -20 (20 ns tPD)
Typical Usable Gates — 10,000
Pin-Anzahl — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
Montageart — Surface Mount
MSL-Level — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern