EPM3512AFC256-2 vs EPM3512AFC256-20 Comparación

Comparación detallada lado a lado de EPM3512AFC256-2 por Altera y EPM3512AFC256-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-2 EPM3512AFC256-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $14,85 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 —
Propagation Delay (tPD, -2 grade) [DATA_NEEDED: tPD ns] —
Maximum Operating Frequency [DATA_NEEDED: fMAX MHz] —
Core Supply Voltage 3.3 V —
I/O Output Drive Voltage 2.5 V or 3.3 V (MultiVolt) —
Input Tolerance 2.5 V, 3.3 V, 5.0 V tolerant —
Encapsulado BGA-256 (FineLine BGA) 256-ball FBGA (Fine-pitch BGA)
Ball Pitch 1.0 mm —
Programming Interface JTAG (IEEE Std 1149.1) / ByteBlaster —
Process Technology 0.30 um CMOS EEPROM —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Speed Grade -2 -20 (20 ns tPD)
Typical Usable Gates — 10,000
Recuento de pines — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
Tipo de montaje — Surface Mount
Nivel MSL — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización