EPM3512AFC256-21 vs EPM3512AFC256-20 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-21 von Altera und EPM3512AFC256-20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-21 EPM3512AFC256-20
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $18,75 $9,75
Device Family MAX 3000A —
Logic Elements / Macrocells 512 macrocells —
Usable Gates 10,000 —
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 87 MHz —
Gehäuse FBGA-256 (FineLine BGA) 256-ball FBGA (Fine-pitch BGA)
Betriebstemperatur -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (multi-volt I/O) —
Programmable Pins (max) [DATA_NEEDED: maximum user I/O pin count] —
Programming Interface JTAG / IEEE Std. 1532 ISP —
Speichertyp Non-volatile EPROM/EEPROM cell array —
Montageart Surface Mount (BGA) Surface Mount
RoHS-Status [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Family — MAX 3000A
Macrocells — 512
Typical Usable Gates — 10,000
Speed Grade — -20 (20 ns tPD)
Pin-Anzahl — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
MSL-Level — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern