EPM3512AFC256-21 vs EPM3512AFC256-20 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-21 par Altera et EPM3512AFC256-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-21 EPM3512AFC256-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,75 $9,75
Device Family MAX 3000A —
Logic Elements / Macrocells 512 macrocells —
Usable Gates 10,000 —
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 87 MHz —
Boîtier FBGA-256 (FineLine BGA) 256-ball FBGA (Fine-pitch BGA)
Température de fonctionnement -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (multi-volt I/O) —
Programmable Pins (max) [DATA_NEEDED: maximum user I/O pin count] —
Programming Interface JTAG / IEEE Std. 1532 ISP —
Type de mémoire Non-volatile EPROM/EEPROM cell array —
Type de montage Surface Mount (BGA) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Family — MAX 3000A
Macrocells — 512
Typical Usable Gates — 10,000
Speed Grade — -20 (20 ns tPD)
Nombre de broches — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis