EPM3512AFC256-22 vs EPM3512AFC256-23 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-22 von Intel und EPM3512AFC256-23 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-22 EPM3512AFC256-23
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $16,10 $15,75
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 16 (32 macrocells each)
Maximum User I/O Pins 208 (typical for FC256 package) —
Speed Grade -22 (tPD ~22 ns) —
Propagation Delay (tPD) 22 ns 5.5 ns
Supply Voltage VCCINT 3.3 V —
I/O Standards Supported 2.5 V, 3.3 V, 5.0 V (VCCIO selectable) —
In-System Programming IEEE Std. 1532-compliant ISP via JTAG —
Configuration Memory On-chip EEPROM (non-volatile) —
Gehäuse FC-256 (FineLine BGA, 256 balls, 1.0 mm pitch) 256-ball FineLine BGA (FC256), 17 mm x 17 mm
Montageart Surface Mount (BGA) Surface Mount (BGA)
Betriebstemperatur [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature grade]
RoHS-Status [DATA_NEEDED: RoHS compliance status] —
Usable Gates — 10,000
Maximum Operating Frequency — 178.6 MHz
Pin-to-Pin Delay — 23 ns
Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (MultiVolt)
User I/O Pins — [DATA_NEEDED: user I/O count for FC256]
Programming Interface — JTAG (IEEE Std. 1149.1) / ISP
Process Technology — 0.30 µm CMOS EEPROM

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern