EPM3512AFC256-7N vs EPM3512AFI256-10 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-7N von Altera und EPM3512AFI256-10 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-7N EPM3512AFI256-10
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $61,00 $18,75
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 —
User I/Os 208 208
Logic Blocks 16 (32 macrocells each) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency (fMAX) 116.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
5V Tolerant I/O Yes —
In-System Programmability IEEE Std. 1532 compliant Yes, IEEE Std. 1532 (3.3 V ISP)
Programming Interface JTAG (IEEE 1149.1) —
Process Technology CMOS EEPROM, 0.30 um CMOS EEPROM
Gehäuse 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch FBGA-256 (FineLine BGA, 256 balls)
Betriebstemperatur 0 C to 70 C (commercial) 0C to +70C (commercial)
Montageart Surface Mount —
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: rohs_status]
Equivalent Gates — 10,000
Pin-to-Pin Logic Delay (tPD) — 4.5 ns
Maximum Counter Frequency — 227.3 MHz
Propagation Delay — 7.5 ns (max, per chipdig summary)
Core Voltage — 3.3 V
MultiVolt I/O Levels — 5.0 V / 3.3 V / 2.5 V
Logic Family — CMOS
Versorgungsspannung — 3.3 V (core); MultiVolt I/O to 5.0 V

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern