EPM3512AFC256-7N vs EPM3512AFI256-10 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-7N par Altera et EPM3512AFI256-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-7N EPM3512AFI256-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $61,00 $18,75
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 —
User I/Os 208 208
Logic Blocks 16 (32 macrocells each) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency (fMAX) 116.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
5V Tolerant I/O Yes —
In-System Programmability IEEE Std. 1532 compliant Yes, IEEE Std. 1532 (3.3 V ISP)
Programming Interface JTAG (IEEE 1149.1) —
Process Technology CMOS EEPROM, 0.30 um CMOS EEPROM
Boîtier 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch FBGA-256 (FineLine BGA, 256 balls)
Température de fonctionnement 0 C to 70 C (commercial) 0C to +70C (commercial)
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: rohs_status]
Equivalent Gates — 10,000
Pin-to-Pin Logic Delay (tPD) — 4.5 ns
Maximum Counter Frequency — 227.3 MHz
Propagation Delay — 7.5 ns (max, per chipdig summary)
Core Voltage — 3.3 V
MultiVolt I/O Levels — 5.0 V / 3.3 V / 2.5 V
Logic Family — CMOS
Tension d'alimentation — 3.3 V (core); MultiVolt I/O to 5.0 V

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis