EPM5032DI-20 vs EPM5032DI-25 Vergleich

Detaillierter Direktvergleich von EPM5032DI-20 von Intel und EPM5032DI-25 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5032DI-20 EPM5032DI-25
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $8,75 $18,20
Family MAX 5000 (Altera legacy EPLD) MAX 5000
Architecture CMOS PAL-type EPLD with PIA PAL-type, CMOS, AND-OR sum-of-products
Macrocells 32 32
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 16
Product Terms 320 (maximum) 320
Flip-Flops 16 (one per macrocell) —
Maximale Taktfrequenz 62.5 MHz —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Gehäuse Ceramic DIP-20 (windowed, UV-erasable) Ceramic DIP, windowed (UV-erasable)
Betriebstemperatur Industrial (per 'I' suffix) 0C to +70C (commercial)
Programming UV-erasable CMOS, JEDEC fuse file —
Development Tool Altera MAX+PLUS II (legacy) MAX+PLUS II / A+PLUS
RoHS-Status [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] [DATA_NEEDED: likely non-compliant due to ceramic DIP]
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — UV-erasable Programmable Logic Device (PLD)
Logic Gates — [DATA_NEEDED: equivalent gate count]
Total Array Inputs — 24
Registered Outputs — 16
Global Clocks — 1
Propagation Delay (tPD) — 25 ns
Maximum Clock Frequency (fMAX) — 62.5 MHz
Versorgungsspannung — 5 V
Process Technology — CMOS
Pin-Anzahl — [DATA_NEEDED: exact pin count - 24 or 28]
I/O Standard — TTL-compatible
Programmability — UV-erasable, EPROM-based
Lifecycle — Not Recommended for New Designs (NRND)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern