EPM5032DI-20 vs EPM5032DI-25 Comparação

Comparação detalhada lado a lado de EPM5032DI-20 por Intel e EPM5032DI-25 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5032DI-20 EPM5032DI-25
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $8,75 $18,20
Family MAX 5000 (Altera legacy EPLD) MAX 5000
Architecture CMOS PAL-type EPLD with PIA PAL-type, CMOS, AND-OR sum-of-products
Macrocells 32 32
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 16
Product Terms 320 (maximum) 320
Flip-Flops 16 (one per macrocell) —
Frequência máxima de clock 62.5 MHz —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Encapsulamento Ceramic DIP-20 (windowed, UV-erasable) Ceramic DIP, windowed (UV-erasable)
Temperatura de operação Industrial (per 'I' suffix) 0C to +70C (commercial)
Programming UV-erasable CMOS, JEDEC fuse file —
Development Tool Altera MAX+PLUS II (legacy) MAX+PLUS II / A+PLUS
Status RoHS [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] [DATA_NEEDED: likely non-compliant due to ceramic DIP]
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — UV-erasable Programmable Logic Device (PLD)
Logic Gates — [DATA_NEEDED: equivalent gate count]
Total Array Inputs — 24
Registered Outputs — 16
Global Clocks — 1
Propagation Delay (tPD) — 25 ns
Maximum Clock Frequency (fMAX) — 62.5 MHz
Tensão de alimentação — 5 V
Process Technology — CMOS
Contagem de pinos — [DATA_NEEDED: exact pin count - 24 or 28]
I/O Standard — TTL-compatible
Programmability — UV-erasable, EPROM-based
Lifecycle — Not Recommended for New Designs (NRND)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação