EPM5032DI-25 vs EPM5032DC Vergleich

Detaillierter Direktvergleich von EPM5032DI-25 von Altera und EPM5032DC von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5032DI-25 EPM5032DC
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $18,20 $10,40
Family MAX 5000 MAX 5000
Device Type UV-erasable Programmable Logic Device (PLD) EPLD (Erasable Programmable Logic Device)
Architecture PAL-type, CMOS, AND-OR sum-of-products —
Macrocells 32 32
Product Terms 320 —
Logic Gates [DATA_NEEDED: equivalent gate count] —
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Total Array Inputs 24 —
Registered Outputs 16 —
Global Clocks 1 —
Propagation Delay (tPD) 25 ns —
Maximum Clock Frequency (fMAX) 62.5 MHz —
Versorgungsspannung 5 V —
Process Technology CMOS —
Gehäuse Ceramic DIP, windowed (UV-erasable) DIP-24 (ceramic, windowed)
Pin-Anzahl [DATA_NEEDED: exact pin count - 24 or 28] 24
Betriebstemperatur 0C to +70C (commercial) 0C to +70C
I/O Standard TTL-compatible —
Programmability UV-erasable, EPROM-based —
Development Tool MAX+PLUS II / A+PLUS —
RoHS-Status [DATA_NEEDED: likely non-compliant due to ceramic DIP] [DATA_NEEDED: RoHS status]
Lifecycle Not Recommended for New Designs (NRND) —
Logic Array Blocks (LABs) — 1
Speed Grade — DC (commercial)
Technology — Bipolar EPROM, UV-erasable
Programmable Logic Elements — AND array + fixed OR array per macrocell
Configuration Memory — EPROM (UV-erasable via package window)
Montageart — Through-hole (DIP)
Programming Tool — Altera MAX+PLUS II / A+PLUS legacy
Lebenszyklusstatus — Obsolete (mature legacy)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern