EPM5032DI-25 vs EPM5032DC Comparaison

Comparaison détaillée côte à côte de EPM5032DI-25 par Altera et EPM5032DC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DI-25 EPM5032DC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,20 $10,40
Family MAX 5000 MAX 5000
Device Type UV-erasable Programmable Logic Device (PLD) EPLD (Erasable Programmable Logic Device)
Architecture PAL-type, CMOS, AND-OR sum-of-products —
Macrocells 32 32
Product Terms 320 —
Logic Gates [DATA_NEEDED: equivalent gate count] —
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Total Array Inputs 24 —
Registered Outputs 16 —
Global Clocks 1 —
Propagation Delay (tPD) 25 ns —
Maximum Clock Frequency (fMAX) 62.5 MHz —
Tension d'alimentation 5 V —
Process Technology CMOS —
Boîtier Ceramic DIP, windowed (UV-erasable) DIP-24 (ceramic, windowed)
Nombre de broches [DATA_NEEDED: exact pin count - 24 or 28] 24
Température de fonctionnement 0C to +70C (commercial) 0C to +70C
I/O Standard TTL-compatible —
Programmability UV-erasable, EPROM-based —
Development Tool MAX+PLUS II / A+PLUS —
Statut RoHS [DATA_NEEDED: likely non-compliant due to ceramic DIP] [DATA_NEEDED: RoHS status]
Lifecycle Not Recommended for New Designs (NRND) —
Logic Array Blocks (LABs) — 1
Speed Grade — DC (commercial)
Technology — Bipolar EPROM, UV-erasable
Programmable Logic Elements — AND array + fixed OR array per macrocell
Configuration Memory — EPROM (UV-erasable via package window)
Type de montage — Through-hole (DIP)
Programming Tool — Altera MAX+PLUS II / A+PLUS legacy
Statut du cycle de vie — Obsolete (mature legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis