EPM5032DI-25 vs EPM5032DC Comparación

Comparación detallada lado a lado de EPM5032DI-25 por Altera y EPM5032DC por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032DI-25 EPM5032DC
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $18,20 $10,40
Family MAX 5000 MAX 5000
Device Type UV-erasable Programmable Logic Device (PLD) EPLD (Erasable Programmable Logic Device)
Architecture PAL-type, CMOS, AND-OR sum-of-products —
Macrocells 32 32
Product Terms 320 —
Logic Gates [DATA_NEEDED: equivalent gate count] —
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Total Array Inputs 24 —
Registered Outputs 16 —
Global Clocks 1 —
Propagation Delay (tPD) 25 ns —
Maximum Clock Frequency (fMAX) 62.5 MHz —
Tensión de alimentación 5 V —
Process Technology CMOS —
Encapsulado Ceramic DIP, windowed (UV-erasable) DIP-24 (ceramic, windowed)
Recuento de pines [DATA_NEEDED: exact pin count - 24 or 28] 24
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C
I/O Standard TTL-compatible —
Programmability UV-erasable, EPROM-based —
Development Tool MAX+PLUS II / A+PLUS —
Estado RoHS [DATA_NEEDED: likely non-compliant due to ceramic DIP] [DATA_NEEDED: RoHS status]
Lifecycle Not Recommended for New Designs (NRND) —
Logic Array Blocks (LABs) — 1
Speed Grade — DC (commercial)
Technology — Bipolar EPROM, UV-erasable
Programmable Logic Elements — AND array + fixed OR array per macrocell
Configuration Memory — EPROM (UV-erasable via package window)
Tipo de montaje — Through-hole (DIP)
Programming Tool — Altera MAX+PLUS II / A+PLUS legacy
Estado del ciclo de vida — Obsolete (mature legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización