EPM5128JC-2 vs EPM5128JC Vergleich

Detaillierter Direktvergleich von EPM5128JC-2 von Altera und EPM5128JC von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5128JC-2 EPM5128JC
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $21,75 $9,75
Family MAX 5000 —
Device Type UV-Erasable Programmable Logic Device (PLD) EPLD / CPLD
Macrocells 128 —
Dedicated Inputs 7 8
Propagation Delay (tPD) 45 ns (max) 35 ns
Maximum Counter Frequency (fCNT) 50 MHz —
Input Setup Time (tSU) 7.5 ns —
Output Drive Current (IOH/IOL) 12 mA DC —
Process Technology CMOS CMOS EPROM
Gehäuse 68-pin CQCC (Ceramic Quad Flat Pack), windowed —
Montageart Surface Mount Surface Mount (PLCC socket or solder)
Betriebstemperatur [DATA_NEEDED: operating temperature range] Commercial 0C to +70C
Versorgungsspannung 5 V (nominal) —
Program/Erase Method UV (ceramic window) —
Erase/Program Cycles [DATA_NEEDED: minimum erase/program cycles] —
RoHS-Status Non-compliant (ceramic windowed package contains lead-bearing solder) [DATA_NEEDED: RoHS status - legacy part]
Logic Family TTL-compatible I/O —
Product Family — MAX 5000
Macrocell Count — 128
Logic Elements — Programmable AND/OR/XOR array
Supply Voltage (VCC) — 5 V (typical)
Anzahl der Pins — 68
Package Type — PLCC-68 (JLCC) ceramic, J-leaded
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Configuration Memory — UV-erasable EPROM (windowed package)
Programming Interface — Altera MAX+PLUS II / A+PLUS / legacy programmer
Boundary Scan — JTAG IEEE 1149.1 (family feature)
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern