EPM5192ALC84-20 vs EPM5192ALC84-15 Vergleich

Detaillierter Direktvergleich von EPM5192ALC84-20 von Altera und EPM5192ALC84-15 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192ALC84-20 EPM5192ALC84-15
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $19,40 $13,20
Device Type UV-Erasable/OTP Complex PLD (EPLD) CPLD / UV-Erasable / OTP Complex PLD
Series Altera MAX 5000 —
Macrocells 192 192
Process Technology CMOS CMOS (EPROM-based)
Speed Grade -20 (20 ns pin-to-pin delay) —
Gehäuse 84-pin PLCC (Plastic Leaded Chip Carrier) 84-pin PLCC (QCCJ, J-bend ceramic)
Terminal Pitch 1.270 mm —
Terminal Form J-bend J-BEND
Package Code QCCJ (PLCC-84) QCCJ
Package Shape Square SQUARE
Temperature Grade Commercial —
Programming Method UV-erase + EPROM (One-Time-Programmable option) —
Logic Family MAX 5000 EPLD —
I/O Compatibility TTL-compatible —
Montageart Surface Mount (PLCC socket-compatible) —
Configuration Memory EPROM (UV-erasable) —
RoHS-Status [DATA_NEEDED: RoHS status not in provided web data] —
Device Family — MAX 5000 (EPM5192)
Dedicated Inputs — 7
User I/O Pins — 64
Propagation Delay (tPD) — 15 ns
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Programmability — UV-erasable window / OTP
Operating Temperature Grade — Commercial
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern