EPM5192ALC84-20 vs EPM5192ALC84-15 Comparaison

Comparaison détaillée côte à côte de EPM5192ALC84-20 par Altera et EPM5192ALC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192ALC84-20 EPM5192ALC84-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $19,40 $13,20
Device Type UV-Erasable/OTP Complex PLD (EPLD) CPLD / UV-Erasable / OTP Complex PLD
Series Altera MAX 5000 —
Macrocells 192 192
Process Technology CMOS CMOS (EPROM-based)
Speed Grade -20 (20 ns pin-to-pin delay) —
Boîtier 84-pin PLCC (Plastic Leaded Chip Carrier) 84-pin PLCC (QCCJ, J-bend ceramic)
Terminal Pitch 1.270 mm —
Terminal Form J-bend J-BEND
Package Code QCCJ (PLCC-84) QCCJ
Package Shape Square SQUARE
Temperature Grade Commercial —
Programming Method UV-erase + EPROM (One-Time-Programmable option) —
Logic Family MAX 5000 EPLD —
I/O Compatibility TTL-compatible —
Type de montage Surface Mount (PLCC socket-compatible) —
Configuration Memory EPROM (UV-erasable) —
Statut RoHS [DATA_NEEDED: RoHS status not in provided web data] —
Device Family — MAX 5000 (EPM5192)
Dedicated Inputs — 7
User I/O Pins — 64
Propagation Delay (tPD) — 15 ns
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Programmability — UV-erasable window / OTP
Operating Temperature Grade — Commercial
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis