EPM5192JC68 vs EPM5192JC-ES Vergleich

Detaillierter Direktvergleich von EPM5192JC68 von Altera und EPM5192JC-ES von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192JC68 EPM5192JC-ES
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $15,85 $16,45
Device Family MAX 5000 MAX 5000
Product Type EPLD (Erasable Programmable Logic Device) —
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Anzahl der Pins 68 —
Package Type PLCC-68 (J-Lead) —
Betriebstemperatur 0C to 70C (commercial, JC suffix) [DATA_NEEDED: operating temperature range for ES grade]
Versorgungsspannung [DATA_NEEDED: VCC] [DATA_NEEDED: VCC nominal]
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM EPROM (UV-erasable, one-time programmable for JC-ES)
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Montageart Surface Mount (PLCC socket compatible) Surface Mount
RoHS-Status [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Programming Tool MAX+PLUS II (legacy) —
Device Type — CPLD (EPLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
Gehäuse — 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Technology — CMOS
Programming — Altera MAX+PLUS II or compatible programmer
Lead-Free — [DATA_NEEDED: lead-free status]
MSL-Level — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern