EPM5192JC68 vs EPM5192JC-ES Comparaison

Comparaison détaillée côte à côte de EPM5192JC68 par Altera et EPM5192JC-ES par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC68 EPM5192JC-ES
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,85 $16,45
Device Family MAX 5000 MAX 5000
Product Type EPLD (Erasable Programmable Logic Device) —
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Nombre de broches 68 —
Package Type PLCC-68 (J-Lead) —
Température de fonctionnement 0C to 70C (commercial, JC suffix) [DATA_NEEDED: operating temperature range for ES grade]
Tension d'alimentation [DATA_NEEDED: VCC] [DATA_NEEDED: VCC nominal]
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM EPROM (UV-erasable, one-time programmable for JC-ES)
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Type de montage Surface Mount (PLCC socket compatible) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Programming Tool MAX+PLUS II (legacy) —
Device Type — CPLD (EPLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
Boîtier — 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Technology — CMOS
Programming — Altera MAX+PLUS II or compatible programmer
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis